

Corrigé TD n° 1 : MODELES D'EXECUTION INSTRUCTIONS ARITHMETIQUES ET LOGIQUES

1. Quatre modèles d'exécution

Le modèle d'exécution des instructions est donné par le couple (n, m) où n est le nombre d'opérandes spécifié par instruction, et m est le nombre d'opérandes mémoire.

Soient les quatre modèles

- a) Modèle (3,0) : machine chargement –rangement. Les accès mémoire ne sont possibles que par les instructions de chargement (Load) et rangement (Store). Les instructions arithmétiques et logiques ne portent que sur des opérandes situés dans des registres.
- b) Modèle (1,1) : machine à accumulateur. Un seul opérande de type mémoire est spécifié dans les instructions arithmétiques et logiques, l'autre étant un registre (implicite) : l'accumulateur
- c) Modèle (2,1) : les instructions arithmétiques et logiques ont deux opérandes, l'un dans un registre (qui est à la fois source et destination) et l'autre étant un opérande mémoire. Le modèle (2,1) inclut le modèle (2,0) où les deux instructions sont dans des registres
- d) Modèle (0,0) : machine à pile. Dans une machine à pile, une instruction arithmétique ou logique dépile les deux opérandes en sommet d'une pile, effectue l'opération et empile le résultat. L'instruction Push empile un opérande mémoire. L'instruction Pop dépile un opérande mémoire.

Les instructions disponibles dans les quatre processeurs considérés avec ces modèles d'exécution sont données dans la table ci-dessous. Pour les instructions mémoire, on ne se préoccupe pas des modes d'adressage. Pour les multiplications, on considère que le produit de deux registres ou d'un registre et d'un mot mémoire peut être contenu dans le registre résultat. :

M0 (0,0)	M1 (1,1)	M2 (2,1)	M3 (3,0)
PUSH X	LOAD X (accu ← X)	LOAD Ri,X (Ri ← X)	LOAD Ri,X
POP X	STORE X (X ← accu)	STORE Ri,X (X ← Ri)	STORE Ri,X
ADD	ADD X (accu ← accu + X)	ADD Ri,X (Ri ← Ri + X)	ADD Ri,Rj,Rk (Ri ← Rj+Rk)
SUB	SUB X (accu ← accu - X)	SUB Ri,X (Ri ← Ri - X)	SUB Ri,Rj,Rk (Ri ← Rj - Rk)
MUL	MUL X (accu ← accu * X)	MUL Ri,X (Ri ← Ri * X)	MUL Ri,Rj,Rk (Ri ← Rj * Rk)

Les variables A, B, C, D sont initialement en mémoire.

Q 1) Ecrire les séquences de code pour les quatre machines pour $A = B + C$. Donner le nombre d'instructions et le nombre d'accès mémoire

M0	M1	M2	M3
Push B	Load B	Load R1,B	Load R1, B
Push C	Add C	Add R1,C	Load R2, C
Add	Store A	Store R1,A	ADD R1, R1, R2
Pop A			Store R1, A
4 instructions	3 instructions	3 instructions	4 instructions
3 accès mémoire	3 accès mémoire	3 accès mémoire	3 accès mémoire

Q2) Ecrire les séquences de code pour les quatre machines pour la suite d'instructions suivantes. Donner le nombre d'instructions et le nombre d'accès mémoire

A = B + C ;
B = A + C ;
D = A - B ;

M0	M1	M2	M3
Push B	Load B	Load R1,B	Load R1, B
Push C			Load R2, C
ADD	Add C	Add R1, C	Add R3, R1, R2
Pop A	Store A	Store R1, A	Store R3, A
Push A			
Push C			
Add	Add C	Add R1,C	Add R1, R3, R2
Pop B	Store B	Store R1,B	Store R1, B
Push B	Load A	Load R1,A	
Push A			
Sub	Sub B	Sub R1,B	Sub R3, R3, R1
Pop D	Store D	Store R1,B	Store R3, D
12 instructions	8 instructions	8 instructions	8 instructions
9 accès mémoire	8 accès mémoire	8 accès mémoire	5 accès mémoire

Q3) Ecrire les séquences de code pour les quatre machines pour l'expression. Donner le nombre d'instructions et le nombre d'accès mémoire

$W=(A+B)(C+D) + (D.E)$

M0	M1	M2	M3
Push A	Load A	Load R1,A	Load R1, A
Push B	Add B	Add R1,B	Load R2, B
Add	Store temp		Add R1,R1,R2
Push C	Load C	Load R2,C	Load R3,C
Push D			Load R4, D
Add	Add D	Add R2, D	Add R3, R3, R4
Mul	Mul temp	Mul R1,R2	Mul R1, R1, R3
Push D	Store temp		
Push E	Load D	Load R2,B	Load R5, E
Mul	Mul E	Mul R2, E	Mul R3, R4, R5
Add	Add temp	Add R1,R2	Add R1, R1, R3
Store W	Store W	Store R1,W	Store R1, W
12 instructions	11 instructions	9 instructions	11 instructions
7 accès mémoire	11 accès mémoire	7 accès mémoire	6 accès mémoire

2. Instructions arithmétiques et logiques

Pour cette partie, on utilise le jeu d'instructions NIOS II.

Q 4) On considère l'instruction ADD. Donner la plus grande valeur et la plus petite valeur représentable dans les registres en supposant que les registres contiennent des entiers signés en

Q 7) En prenant en compte les bits de signe des deux opérandes source et le bit de signe du résultat, définir à quelle condition le résultat de l'addition de deux nombres signés est correct ?

Le résultat est faux si l'addition de deux positifs donne un négatif ou si l'addition de deux négatifs donne un positif, c'est-à-dire si le signe du résultat est différent du signe de chacun des opérandes source.

En appelant r, s1 et s2 les bits de signe du résultat et des opérandes source, on a donc l'expression logique suivante

$$\text{Débordement} = (r \text{ xor } s1) \text{ and } (r \text{ xor } s2)$$

Q 8) Sans utiliser l'instruction de multiplication, écrire la suite d'instructions permettant de ranger dans R2 les valeurs suivantes

- a) R1*8
- b) R1*10
- c) R1*31

- a) SLL R2,R1,3
- b) SLL R2,R1, 3
SLL R3,R1,1
ADD R2,R2,R3
- c) SLL R2,R1,5
SUB R2,R2,R1

3. Variante ARM (optionnel)

Le processeur ARM dispose de 16 registres de 32 bits (dont R15≡PC et R0 n'est pas câblé à 0).

Les instructions arithmétiques et logiques sont du type

$Rd \leftarrow Rs \text{ opération Opérande 2}$.

L'une des manière d'obtenir l'opérande 2 est Opérande 2 = Rm décalé de imm5 position, où Rm est un deuxième registre source et imm5 une constante sur 5 bits.

Par exemple, ADD R0, R1, R2 LSL #4 range dans R0 le résultat de $R1 + (R2 \ll 4)$

Extrait des opérations arithmétiques disponibles

Instructions arithmétiques	ADD, SUB	$Rd \leftarrow Rs \text{ op opérande 2}$
Instructions arithmétiques	RSB	$Rd \leftarrow \text{opérande 2} - Rs$
Instructions logiques	AND, ORR, EOR	$Rd \leftarrow Rs \text{ op opérande 2}$
Instructions de transfert	MOV, MVN	$Rd \leftarrow \text{opérande 2}$ $Rd \leftarrow \text{complément de opérande 2}$

Q 8) Sans utiliser l'instruction de multiplication, écrire la suite d'instructions ARM permettant de ranger dans R2 les valeurs suivantes

- a) R1*8
- b) R1*10
- c) R1*31

- a) MOV R2, R1 LSL#3

- b) ADD R2,R1, R1 LSL # 2
MOV R2, R2 LSL #1
- c) RSB R2, R1, R1 LSL # 5